今天想来聊一下芯片设计中的一个重要macro——PLL，全称Phase lock loop，锁相环。我主要就介绍一下它是什么以及学会锁相环的优势和就业：

锁相环学了有什么用？

锁相环应用广泛，可用于模拟，射频甚至数字电路。锁相环其实分很多种，数字、模拟、延迟链锁向环，还有DPL、ADP等，有很多种样式；

学会设计锁相环，要理解锁相环，对于信号与系统，反馈以及射频电路和版图，都是很好的理解；相当于对学射频电路是很好的开始；

很多同学在上完模拟电路的课，再上射频的课，会觉得射频的课很复杂很难；其实有时候学了书本理论知识，并没有用到实际的设计电路当中，很容易学完就忘。其实书本理论知识需要结合实际项目做，才能理解的更深和透彻。做模拟和射频可以先把PLL学好，进而学习整个收发机电路和发射机电路，会更好理解和进阶。

学会锁相环就业形势怎样？

锁相环就业岗位有很多，模拟、射频相关应用都会招聘，而且再内卷如此严重的今年，薪资相对来说也是比较可观的。

美国近期颁布一系列政策，打压我国半导体行业。从宏观上来看形势不容乐观，

就国内而言，国家现在对半导体行业正在加大扶持，半导体行业虽然内卷严重，但是对于人才的需求还是有的。

由于做锁相环对于系统的更深理解，也更容易晋升为项目领导者。锁相环出身当领导的居多，因为学习锁相环会更多并且更容易接受到收发机，进而掌握整个系统架构。

锁相环常见问题解答（可下载）

初学“锁相环”，肯定会有一系列的问题，PLL芯片接口相关问题、PLL芯片性能相关问题、PLL的调试以及如何为设计选择合适的PLL芯片等问题。今天为大家分享《锁相环常见问题解答》，可下载。

快来看看吧~如有侵权，请联系删除哦~

1、参考晶振有哪些要求？该如何选择参考源？

波形：可以使正弦波，也可以为方波。

功率：满足参考输入灵敏度的要求。

稳定性：通常用 TCXO，稳定性要求< 2 ppm。这里给出几种参考的稳定性指标和相位噪声指标。

建议：在PLL 频率综合器的设计中，我们推荐使用温度补偿型晶振（TCXO）。在需要微调参考的情况下使用 VCXO，需要注意 VCXO 灵敏度比较小，比如 100Hz/V，所以设计环路滤波器的带宽不能很大（比如 200Hz），否则构成滤波器的电容将会很大，而电阻会很小。普通有源晶振，由于其温度稳定性差，在高精度的频率设计中不推荐使用。

2、频繁地开关锁相环芯片的，电源会对锁相环有何影响？

不建议频繁地开关锁相环的电源，这可能会使芯片暂时进入一种不稳定的电源状态（下电时电容泻放电荷不充分，上电时电容充电不充分），从而导致锁相环不能锁定。如果产品要求如此，则可使用芯片资料中提到的“CE pin method”来对芯片进行上电和下电。

3、PLL更多常见问题

控制多片 PLL 芯片时，串行控制线是否可以复用？

环路滤波器参数如何设置？

PLL 对于 VCO 有什么要求？如何设计 VCO 输出功率分配器？

如何设置电荷泵的极性？

锁定指示电路如何设计？

PLL 对射频输入信号有什么要求？

PLL 芯片对电源的要求有哪些？

为何测出的相位噪声性能低于 ADIsimPLL 仿真预期值?

锁相环锁定时间取决于哪些因素？如何加速锁定？

为何锁相环在做高低温试验的时候，出现频率失锁？

非跳频（单频）应用中，最高的鉴相频率有什么限制？

以上均可在《锁相环常见问题解答》中找到答案！

…………

一 共 38 页

好了，说了那么多，其实就希望大家能够多多了解关于半导体方面的内容。

小伙伴们赶快私信助教老师了解更多关于半导体方面的内容，现在就开始咨询了解起来吧！

私信老师，获取《锁相环常见问题解答》

↓↓↓↓